- 追加された行はこの色です。
- 削除された行はこの色です。
*研究関係 [#xf705df2]
**ATLAS関係 [#ab89893c]
[[CERN:http://public.web.cern.ch/public/]]&br;
ここが研究の舞台になる!! はず･･･&br;
[[ATLAS:http://atlas.web.cern.ch/Atlas/index.html]]&br;
A Toroidal LHC ApparatuS の略。巨躯を持って知られ、両腕と頭で天の蒼穹を支えるとされるギリシャ神話の神アトラスがシンボルマーク。&br;
[[ATLAS JAPAN:http://atlas.kek.jp/]]&br;
日本のグループ
**What is VME ? [#b5d6e295]
現在、N研が所有しているのは6U、9Uのもの。
***VME通信 [#r99cc493]
-VME通信の作法について。
--VMEではシステムクロック16MHzと同期してデータを送る必要はない。
--A01−A31、AM1-AM5、D00-D31までは”H”で有効になる。
--レベルで意味をもつものと、エッジで意味をもつものの2種類ある。
--*付きの物は負論理、”L”で有効になる。&br;
-プロトコル
--タイミングで重要なのは DS0* 、 DS1*、 DTACK* の3つのピン。
--マスタ側の準備完了、送信、受信完了を表わすのが DS0* と DS1*
--スレーブ側の準備完了、受信完了を表わすのが DTACK*
-コントロールラインのまとめ
AS*
アドレス、アドレス幅を決めるAMコード、LWORD* 、WRITE* 、IACK*が有効であることを示す。
AS* がアサートされないときはこれらの“L”か”H”は問わない。
DS1* DS0*
マスタ側から出力されデータ転送のタイミングを決定する。
アドレスの偶数、奇数を決定する。( D08オプションの時 )これら2つの役割がある。
また、後述する LWORD* との組み合わせにより、ロングワードの転送を決定する。
LWORD*
DS1* 、DS0*、A01 とこの信号が”L”であるときにロングワード転送(32bit)のデータ転送を可能にする。
PT5では DS1* DS0* LWORD* の3つは“L”になっており、ロングワード転送( 32bit通信 )を行っている。
PT5 のレジスタをリードすると 0x ff ff ff 00 等と表示されるのはこのためである。
WRITE*
ライトの方向を示す。
“L” ならば マスタ から スレーブ に “ライト” する。
“H” ならば スレーブ から マスタ に ”リード” する。
DTACK*
スレーブ側からの応答信号。
“ライト“ ではバス上のデータを受信したときに出力される。
“リード” ではバス上にデータを転送したときに出力される。
BERR*
正常にデータが転送されなかったときに出力される。
リードオンリーの部分に書き込みを行おうとするときにはスレーブが出力し
何もないアドレスにアクセスしようとするとバスタイマが出力する。
コントロールラインとは少し意味合いが違うが...
IACK*
割り込み要求に対する応答をする。
“H” のとき通常の転送サイクルを示す。
“L” のとき A01-A03 はアドレスと別の意味を持つ。
IRQレベル・コードが A01-A03 に送られる。
***9Uクレート [#bcf0f143]
-64bitの通信ができる？
-裏からバックプレーンに直接アクセスできる。
***6Uクレート [#ae4335a9]
-主に使っている、結構古い。
-電源関係が少し弱い？(PT5で電源をモニタしているレジスタで確認)
-裏からバックプレーンに直接アクセスできない。
***VMEの仕様書 [#w78929bd]
現在あるものは昔のトラ技のコピー。アトラス部屋に一部あるのでここからコピーするしかない...&br;
近いうちにデジタル化しておこう。&br;
**What is PT5 ? [#cafcdb6c]
PT5はVMEを理解するための1つの道具。これをいじることでVMEを理解する。
ただ、バグが多くて困る。CPLDを書き換えれば直りそう。&br;
現在、6UのクレートでのみFPGAのConfigurationが成功する。
現在、6UのクレートでのみFPGAのConfigurationが成功する。&br;
[[http://tsukasa.icepp.s.u-tokyo.ac.jp/cgi-bin/cvsweb/cvsweb.cgi/]] 参照すると詳しい情報、ソースなど手に入る。
***PT5を動かすためのソフトウェア [#f8c9bcc0]
-東大桑原さんのページ ([[リンク:http://www.icepp.s.u-tokyo.ac.jp/~kuwabara/PT5/pt5com/]])
上のリンクからソースをすべてコピーする。ただし、そのままではmakeさえできない。&br;
+足りないオブジェクトファイルの追加
hbconvert.oとhbconvert.hhをほかのフォルダからコピーする。どこかしらのフォルダにあると思う。
***PT5の仕様書 [#n1a2db1f]
東大桑原さんのページにもあるのだが、CERNで公開されてるものの方が新しいバージョン。&br;
レジスタの部分が違っている。
-PT5モジュール ([[リンク:https://twiki.cern.ch/twiki/pub/Main/TgcDocument/pt5_spec_v20070302.pdf]])
-チップなどの仕様書 ([[リンク:http://www.icepp.s.u-tokyo.ac.jp/~kuwabara/PT5/data_sheet/]])
東大桑原さんのページは更新されないので情報が古い。FPGAなどの仕様書は最新のものが他にある。
**What is Verilog-HDL ? [#t59aaa3d]
PT5のHDL
-東大桑原さんのページ ([[リンク:http://www.icepp.s.u-tokyo.ac.jp/~kuwabara/PT5/HDL/]])
**What is CPLD ? [#k050f806]
Xilinxs社製 CoolRunner-II CPLD XC2C256&br;
JTAG焼機で書き換え可能だが、現在機器が紛失中。
***仕様書 [#h03b6c62]
CPLD ([[リンク:http://japan.xilinx.com/support/documentation/data_sheets/ds094.pdf]])
**What is FPGA ? [#pe029f5b]
Xilinxs社製 Spartan-3シリーズ XC3S400-FG320&br;
詳しくはコンフィグレーションガイドを読むべし。パラレルスレーブモード
***仕様書 [#n158caff]
FPGA ([[リンク:http://www.xilinx.com/support/documentation/data_sheets/ds099.pdf]])&br;
FPGAユーザーズガイド([[リンク:http://japan.xilinx.com/support/documentation/user_guides/j_ug331.pdf]])
***コンフィグレーションガイド [#l2b91e62]
FPGAコンフィグレーションガイド ([[リンク:http://japan.xilinx.com/support/documentation/user_guides/j_ug332.pdf]])