博士後期課程の佐野祐太君が筆頭著者としてまとめた論文「Subnanosecond Time-to-Digital Converter Implemented in a Kintex-7 FPGA」が、Nuclear Inst. and Methods in Physics Research, Aに掲載されました。高エネルギー素粒子実験では、ドリフトチェンバー検出器等において、時間分解能O(0.1) nsの時間計測回路が必要となります。本研究では、Xilinx Kintex-7 FPGAを 用い、最高分解能0.1 nsの8チャンネル可変計測回路を開発しました。高性能クロック制御回路を駆使し、配線遅延を制御することで、ビン幅較正不要・温度依存なしの安定的回路を実現しました。また、同じFPGAを用い、時間分解能を悪化させずに256チャンネルまで拡張可能なことを示しました。本回路は、ATLAS実験の新型μ粒子計測回路の候補として、今年度中に発行予定の新システム技術仕様設計書で取り上げる予定です。